MT48LC2M32B2P-6A

Запросить




MT48LC2M32B2P-6A характеристики

SDRAM, 64MBIT, 166MHZ, 86TSOP.



The MT48LC2M32B2P-6A is a SDR SDRAM with high-speed CMOS and uses an internal pipelined architecture to achieve high-speed operation. This architecture is compatible with the 2n rule of prefetch architectures, but it also allows the column address to be changed on every clock cycle to achieve a high-speed, fully random access. Precharging one bank while accessing one of the other three banks will hide the precharge cycles and provide seamless, high-speed and random-access operation. This is a high-speed CMOS, dynamic random-access memory containing 67108864-bits. It is internally configured as a quad-bank DRAM with a synchronous interface. Read and write accesses to the SDRAM is burst-oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of an active command, which is then followed by a read or write command.

подробнее

SVHC (Особо Опасные Вещества) No SVHC (17-Dec-2015)
Ничего не выбрано
Количество Выводов 86вывод(-ов)
Минимальная Рабочая Температура 0°C
Максимальная Рабочая Температура 70°C
Упаковка Поштучно
Уровень Чувствительности к Влажности (MSL) MSL 3 - 168 часов
Тип Интерфейса ИС -
Тип Памяти DRAM - Синхронная
Время Доступа 6нс
Конфигурация памяти DRAM 2М x 32бит
Размер Страницы -
Стиль Корпуса Микросхемы Памяти TSOP-II

Вы можете купить MT48LC2M32B2P-6A от 1 штуки. Работаем с частными лицами и с юридическими лицами по безналичному расчету.

Цену MT48LC2M32B2P-6A и наличие сообщим по вашему запросу.